开博体育·(中国)官方网站@

图片

图片

您现在的位置:首页 >

下一代存储器技术现状及发展建议

中国电子报、电子信息产业网 本站 2016-03-01 103

存储器是半导体产业的基石之一。以海量数据存储为主要载体的物联网对存储器提出了低成本、低功耗、高容量、高速度、高可靠性的要求。为了抢占这一邻域的技术优势,全球各大公司、高校和研究机构一直在这一领域投入大量的人力和资源,持续开展前沿技术研发。以非挥发性存储器为例,除原先的电荷存储为主的闪存技术浮栅存储器(FG)和电荷俘获存储器(CTM)外,磁变存储器(MRAM)、阻变存储器(RRAM)和相变存储器(PCM)等存储技术蓬勃发展,形成了存储器发展历史上的一次“百花齐放”的时代。在中国存储器产业急需寻求突破的重要历史阶段,对以上几种技术进行全面比较,寻找一种最具有竞争力和发展潜力的非挥发性存储器,紧迫且意义重大。

新型存储技术现状

磁变存储器最有潜力的代表是自旋转移力矩磁变存储器(STT MRAM)。既有动态随机存储器(DRAM)和静态随机存储器(SRAM)的高性能,又能兼顾闪存的低功耗优势。存储单元主体为磁性隧道结(MTJ),有上下两层磁性材料(如:钴铁合金)和中间的绝缘夹层(如:氧化镁)所组成。其中一层为固定磁性层,另一层为自由磁性层。工作原理是由磁场调制上下两层磁性层的磁化方向成为平行或反平行,从而建立两个阻值各异的稳定状态。早期的磁性层磁矩平行于硅衬底表面,在尺寸缩小和成本方面缺乏竞争力。近年来结构上更优化的垂直磁矩型隧道结使得大规模制造成为可能,从而可望克服成本问题。但是此技术面临的最大挑战仍然是磁变电阻两个状态之间的电阻差异比较微弱,无法应用到大容量的多位存储技术,大规模量产尚不明朗。TDK(日本)于2014年首次展出了自旋转移力矩磁变存储器的原型,容量为8Mb,读写速度是当时NOR的7倍多(342MB/s VS 48MB/s)。

相变存储器是基于材料相变引起电阻变化的存储器。结构上有电阻加热器和相变层所组成。通入重置(RESET)写电流后,电阻加热器使得相变层温度迅速升高,在达到相变层熔点后较短时间内,关闭写电流,使得材料快速冷却,此时固定在非晶态,为高阻态。为了使相变层材料重新回到晶态,需要通入设置(SET)电流,相变层需要被加热到结晶温度和熔化温度之间,使得晶核和微晶快速生长。目前相变层材料的研究集中在GST系合金。由于重置写电流较大,相变存储器的功耗较高,另外写电流时间较长,写速度较慢。寻找新型相变材料来降低写电流,同时加快写速度和减少热扰动成为急需解决的难题。美光(美国)曾于2012年宣布1Gb和512Mb的相变内存的首次量产,但是可能替代闪存的大容量相变存储器由于各种技术原因,目前尚未问世。

阻变存储器作为最重要的下一代新型存储器,近十年来受到高度关注。阻变存储器具有结构简单、高速、低功耗和易于三维集成等优点。存储单元结构为上电极和下电极之间的电阻变化层。根据电阻变化层的材料,阻变存储器可分为氧化物阻变存储器和导电桥接存储器。前者研究较为广泛,国际上已有数家公司展示了原型产品。2015年初 Crossbar(美国)宣布其阻变存储器开始进入商业化阶段,初期准备面向嵌入式市场,同时正加速进行容量更大的下一代阻变存储器研发,预计于2017年面世。美光(美国)和索尼(日本)也在开展阻变存储器的联合研发。从2007年起,每年半导体邻域的几个重要国际会议(如IEDM和VLSI)均会报道最新的研发进展。 2014年美光公布了27nm基于CMOS工艺制造的单颗容量16Gb阻变存储器原型,但目前距离量产仍有较大距离。大规模量产的最大挑战是实现较好的均匀性,提高产品良率和可靠性。另外,多位存储的要求对电阻变化层的材料也提出了严峻的考验。大规模提高阻变存储器容量,需要材料和结构的进一步优化和创新。

当前市场主流闪存技术

在各种非挥发性存储器产品中,NAND闪存具有高密度、大容量、低成本和高速度等优点,广泛应用于各种移动电子设备数据存储,如智能手机、平板电脑等,已成为驱动整个半导体存储器产业发展的重要动力,市场占有率也在逐年提升。目前,NAND闪存产品主要有平面闪存和三维闪存两大类。平面闪存是指存储单元在晶圆表面二维平面排列,而三维闪存通过增加存储叠层,实现三维的存储阵列结构,进一步拓展了闪存技术的发展空间。

平面闪存以信息存储层材料来划分,包括平面浮栅闪存和平面电荷俘获闪存。由于平面浮栅闪存在过去几十年间顽强的技术生命力,平面电荷俘获存储器作为前者的技术替代者一直未获得机会登上主流舞台。平面浮栅闪存是最为成熟的NAND闪存技术,与CMOS工艺完全兼容。其存储单元包括隧穿层、浮栅、阻挡层和控制栅。隧穿层通常使用氧化硅材料,编程和擦除时的高电场使得电子以FN隧穿的方式在硅衬底和浮栅之间进行转移,从而改变阈值电压。早期的浮栅通常使用N型掺杂多晶硅,由于其数据保持特性较差,近年已被P型掺杂多晶硅所取代。为了提高控制栅和浮栅之间的耦合系数,浮栅普遍采用“瘦高型”的形貌。阻挡层的作用是降低控制栅和浮栅之间的电荷转移,一般采用氧化硅/氮化硅/氧化硅叠层结构来降低电场。为了降低编程擦除电压,各个存储串列(String)之间的阻挡层会尽量深入浅槽隔离(STI)中。平面浮栅闪存为了降低成本,单元尺寸不断缩小,进入1xnm节点之后,器件耐久性和数据保持特性持续退化,单元之间的耦合效应难以克服,很难解决集成度提高和成本控制的矛盾,进一步发展面临瓶颈。虽然近期提出了很多基于空气间隔(Airgap)的技术来降低单元之间的耦合,但是由于工艺的稳定性和良率控制问题,一直难以应用于大规模量产。如今,全球各大NAND闪存垄断公司如三星(韩国)、东芝(日本)、美光(美国)和海力士(韩国)的技术都已进入20nm尺度,技术上面临难以逾越的障碍。 为了适应大容量高密度的需求,同时突破平面浮栅闪存的工艺极限,三维闪存技术应运而生。

三维闪存包括三维浮栅闪存和三维电荷俘获闪存两种技术方案。前者三维浮栅闪存主要由美光(美国)所推介,据称内部已经实现技术上的准备,由于采用多晶硅浮栅作为存储层,存储单元面积更大,在实现更多层存储单元层叠时工艺难度变大。后者三维电荷俘获闪存主要包括垂直栅型和垂直沟道型。旺宏(台湾)推出的基于垂直栅结构的三维电荷俘获闪存结构,工艺上要难于垂直沟道型,一直未见其宣告量产。垂直沟道型三维电荷俘获闪存由三星(韩国)主导,并已于2014年7月推出32层128Gb产品。据估计,目前在集中提升48层256Gb的产品良率,预计2016年中会推向市场,东芝(日本)和海力士(韩国)也都已发布2016年48层三维电荷俘获闪存的量产计划。相比于三维浮栅闪存,三维电荷俘获闪存具有更好的器件可靠性,垂直沟道型三维电荷俘获闪存目前已成为国际上最主流的三维存储器,为了抢占市场有利地位,各大公司的竞争日趋白热化。

垂直沟道型三维电荷俘获闪存的关键技术是超深孔刻蚀和高质量薄膜工艺。32层的超深孔深宽比接近30:1,上下孔的直径差异要求小于10-20nm。栅介质多层薄膜不仅要求顶层和底层的厚度基本一致,对组份均匀性也提出了很高的要求。沟道材料一般为多晶硅薄膜,要求具有很好的结晶度和较大的晶粒,同时还需要与栅介质之间有低缺陷密度的界面。作为一种电荷俘获存储器,存储单元之间几乎没有耦合效应。编程和擦除操作分别通过电子和空穴的隧穿效应实现。为了提高擦除速度,隧穿层通常会使用基于氧化硅和氮氧化硅材料的叠层结构。存储层则一般是氮化硅为主的高陷阱密度材料。为了降低栅反向注入,阻挡层则会使用氧化硅或氧化铝等材料。垂直沟道型三维电荷俘获闪存可靠性方面的最大挑战是电子和空穴在存储层中的横向扩散,随着三星推出产品,标志着存储材料方面的技术瓶颈已经获得了突破。

三维电荷俘获存储器(2014年闪存峰会,三星)

对中国发展存储产业的看法建议

随着全球物联网、大数据中心、智能家居、便携设备等应用带动的数据存储市场的快速增长,存储器产业迎来了全面的发展契机,此为“天时”。我国是全球第二大经济体,也是最大的存储产品消费市场,改变我国存储产品严重依赖进口的局面,在该领域拥有自己的核心技术和产品,也符合国家的战略需求,此为“地利”。国家和地方适时推出了集成电路产业基金,存储产业的发展成为重点支持的方向,在此背景下,将可能招募大批存储技术方面的领军人才,同时我国在近十年半导体发展中也积累了一大批具有较高技术水平的存储器研发人才,这为我国迅速整合这些力量建立中国存储技术的研发体系提供了保证,此为“人和”。不同于基于微缩技术的平面闪存,三维存储器的关键技术是薄膜和刻蚀工艺,技术工艺差别较大,而且除了三星,其他企业在三维存储器布局方面走的并不远。基于此,中国企业通过技术合作,专利授权许可,快速切入该领域,避免了国际企业在传统技术研发中的设备折旧优势,并且在这个技术变革过程中我们又有望实现弯道超车。具体来说,当前可以集中在三维闪存的研发上,快速切入市场。同时与国内设备制造商进行设备国产化的联合研发,将极大地降低成本,增加产品的竞争力;进而实现产品的系列化,全面占领闪存市场。在这方面,国内的存储芯片企业武汉新芯走在了前列。2014年武汉新芯和中科院微电子研究所通过产-研深度结合的模式,发挥双方优势,展开三维闪存的联合技术研发。经过8个月的技术攻关,2015年中,武汉新芯宣布三维闪存研发取得突破,具有9层结构的存储器芯片下线并一次性通过了存储器功能的电学验证。目前,武汉新芯三维闪存研发正在朝着产品化稳步推进。除了主流闪存技术的研发外,中国企业还需积极开展新型结构、材料、工艺集成的前瞻性研究,在新一代技术(如:三维X-Point、三维阻变存储器和自旋转移力矩磁变存储器等)中拥有自主知识产权,为我国存储器产业的长期发展提供技术支撑。